Intel quiere derribar los límites del silicio con procesadores en 1,4 nm

El gigante del chip tiene muy claros sus planes para la próxima década. La última hoja de ruta filtrada por la empresa ASML confirma que la compañía quiere llegar a los 1,4 nm con procesadores basados en silicio, una apuesta muy ambiciosa ya que, como sabrán muchos de nuestros lectores, dicho material empieza a perder sus propiedades a partir de los 3 nm. Es lo que conocemos como el límite o «techo» del silicio.

Si os fijáis en la hoja de ruta os daréis cuenta de que Intel ha realizado una diferenciación muy clara que indica cuándo se producirá un «tock» en sus procesadores, es decir, una revisión a nivel de arquitectura que traerá mejoras de rendimiento, y cuándo ocurrirá un «tick», esto es, cuándo veremos una reducción del proceso de fabricación.

Desde que Intel dio el salto al proceso de fabricación en 45 nm fue capaz de mantener una estrategia «tick-tock» con ciclos anuales. Un año se reducía el proceso de fabricación, al siguiente año se ejecutaba una revisión de la arquitectura y al siguiente se volvía a reducir el proceso de fabricación. Por ejemplo, Sandy Bridge fue un «tock» sobre Westmere, ya que mantuvo el proceso de 32 nm de aquel e introdujo cambios a nivel de arquitectura que permitieron un importante aumento del rendimiento. Después llegó Ivy Bridge, que fue un «tick» sobre Sandy Bridge al reducir el proceso de fabricación a 22 nm. Su sucesora fue Haswell, que mantuvo el proceso de 22 nm y trajo mejoras de rendimiento.

Broadwell fue un «tick» sobre Haswell e introdujo el proceso de 14 nm, y finalmente tenemos a Skylake, que fue un «tock» sobre aquella. Ambas llegaron, respectivamente, en 2014 y 2015. En 2016 se rompió esa estrategia con el lanzamiento de Kaby Lake, una arquitectura que mantuvo el IPC de Skylake y que estuvo fabricada en proceso de 14 nm+. Las mejoras que trajo se centraban, principalmente, en un aumento de las frecuencias de trabajo.

A partir de ahí Intel ha ido refinando el proceso de 14 nm y se ha limitado a aumentar el máximo de núcleos. Coffee Lake, que debutó en 2017, mantiene el IPC de Skylake pero cuenta con hasta seis núcleos y doce hilos, mientras que Coffee Lake Refresh, que debutó en 2018, está fabricada en proceso de 14 nm++ y cuenta con hasta 8 núcleos y 16 hilos. He querido hacer un resumen simplificado de las últimas generaciones de Intel para que podáis tener claro el inicio, el desarrollo y el final de esa estrategia «tick-tock». Esto nos ayudará, además, a entender mejor el nuevo plan de Intel.

Procesadores Intel: dos «tocks» y un «tick

intel procesadores

La hoja de ruta es clara, Intel quiere centrar el desarrollo de sus procesadores alrededor de una estrategia que basada en aprovechar cada salto en proceso de fabricación con dos revisiones del mismo a nivel de arquitectura, es decir, con dos «tocks». La única excepción la tenemos en el proceso de 10 nm, utilizado en la serie Ice Lake, que llegará a tener una revisión «+++» (tres «tocks»).

Vamos a aplicar esta idea a la próxima reducción de proceso para que entendáis mejor lo que tiene pensado Intel. Cuando el gigante del chip complete ese tercer «tock» en los 10 nm lanzará sus siguientes procesadores en proceso de 7 nm. Estos tendrán una primera revisión en proceso de 7 nm+ y otra en proceso de 7 nm++, y cada una llegará, aproximadamente, en ciclos anuales.

Si aplicamos esto con carácter retroactivo las consecuencias serían muy sencillas de explicar, Ivy Bridge, que marcó el salto a los 22 nm, habría tenido dos revisiones a nivel de arquitectura, la primera, que fue Haswell, y otra más. En el caso de Broadwell con esta nueva estrategia los «tocks» habrían terminado en Coffee Lake.

No está claro qué mejoras será capaz de lograr Intel con cada uno de esos «tocks» en sus procesadores de próxima generación, pero cabe esperar que no sea uniforme. Ya vimos, por ejemplo, que el salto que marcaron Sandy Bridge y Skylake fue muy grande, pero Haswell representó un avance más modesto, una realidad que debería repetirse en mayor o menor grado durante los próximos años.

¿Por qué adopta Intel esta estrategia?

Es una excelente pregunta. La compañía de Santa Clara cree que esta es la mejor manera de aprovechar, optimizar y rentabilizar cada salto de proceso. Sí, esto quiere decir que para Intel no solo ha dejado de ser viable el enfoque «tick-tock» clásico, sino que además ese planteamiento impide aprovechar de verdad el potencial que hay detrás de cada proceso de fabricación.

Puede que suene extraño, pero la verdad es que tiene mucho sentido. Cuando se produce un «tick» no existe mejora (o esta es mínima) en rendimiento bruto frente a la generación anterior, esto solo ocurre cuando tiene lugar el «tock» sobre ese nuevo proceso. Dar un segundo «tock» podría ayudar a exprimir al máximo el potencial latente que haya quedado sin desarrollar, y además daría mayor margen a Intel para avanzar en las siguientes reducciones de proceso.

Los usuarios también podrían beneficiarse de ciclos de renovación menos marcados gracias a una mayor longevidad de las placas base. No hablo sin motivos, normalmente los cambios de plataforma (placa base) solo ocurren cuando se produce la llegada de procesadores con un nuevo proceso de fabricación, así que realizar dos «tocks» debería alargar la vida útil de las placas base de cada generación. Esa es, al menos, la teoría, ya que en la práctica hemos visto que generaciones fabricadas en el mismo proceso han acabado «forzando» al usuario a cambiar de placa base, basta recordar la polémica de Coffee Lake y la ausencia de soporte en placas con chipset serie 200.

No debemos olvidar, además, que los saltos de proceso de fabricación bajo la arquitectura de núcleo monolítico que utiliza Intel son cada vez más complicados y más costosos. Realizar dos «tocks» ayuda a la compañía a monetizar mejor cada proceso y le da un importante balón de oxígeno con el que trabajar en el desarrollo de las siguientes generaciones.

Desarrollo, definición e investigación: tres fases clave

Intel procesadores

Ya hemos repasado algunas de las claves más importantes que nos deja esta diapositiva, pero todavía tenemos dos puntos importantes que analizar. El primero es el estado en el que se encuentra cada uno de los procesos que vemos identificados en ella: 10 nm (2019), 7 nm (2021), 5 nm (2023), 3 nm (2025), 2 nm (2027) y 1,4 nm (2029).

El proceso de 10 nm ya se utiliza de forma activa, mientras que el proceso de 7 nm está en desarrollo. Si miramos en el espacio reservado a los 5 nm vemos que Intel ha completado la definición del mismo, un primer paso importante que nos llevará a las siguientes etapas fundamentales para la creación de procesadores en dicho proceso. En el caso de los 3 nm en Intel están buscando la manera de empezar a dar sus primeros pasos, y el proceso de 2 nm aún está en fase de investigación temprana. Los 1,4 nm pintan, por tanto, como algo muy lejano.

No puedo evitar preguntarme, llegados a este punto, si Intel será capaz de superar los límites físicos del silicio y de ir más allá de los 3 nm sin tener que recurrir a semiconductores combinados, es decir, sin tener que unir silicio con otros elementos, como diselenuro de hafnio y diselenuro de circonio por ejemplo. En teoría cuando el silicio baja de los 3 nm las puertas lógicas son tan delgadas que no pueden retener de forma efectiva la corriente eléctrica, lo que acaba generando fugas eléctricas que les impiden controlar correctamente el fluido eléctrico y representar valores binarios correctos (1 cuando el flujo es alto y 0 cuando es bajo).

Todavía faltan muchos años hasta que veamos los primeros procesadores que se acerquen de verdad al límite de silicio, pero será interesante ver cómo avanzan las próximas reducciones de proceso. Si no surgen problemas importantes y los plazos se acaban cumpliendo puede que el silicio nos acabe dando alguna sorpresa, aunque viendo las dificultades que ha tenido Intel con los 10 nm no puedo evitar un cierto escepticismo.

Imágenes vía Anandtech.

La entrada Intel quiere derribar los límites del silicio con procesadores en 1,4 nm se publicó primero en MuyComputer.